LCMXO256C-3TN100C MachXO Field Programmable Gate Array (FPGA) IC 78 256 100-LQFP

 
CechyLCMXO256C-3TN100C

• Niezmienny, nieskończenie rekonfiguracyjny
• Natychmiastowe włączanie
• Jeden układ, bez potrzeby zewnętrznej pamięci konfiguracyjnej
• Doskonałe zabezpieczenie konstrukcyjne, bez przechwytywania strumienia bitów
• Przekonfigurowanie logiki opartej na SRAM w milisekundach
• SRAM i pamięć nielotne programowalne za pośrednictwem portu JTAG
• Wspiera programowanie w tle pamięci niezmiennej
• Tryb snu
• Pozwala na redukcję prądu statycznego do 100x
• Rekonfiguracja TransFRTM (TFR)
• Aktualizacja logiki w terenie podczas pracy systemu
• Wysoka gęstość wejścia/wyjścia do logiki
• od 256 do 2280 LUT4
• 73 do 271 I/O z szerokimi opcjami pakietów
• Wspierana migracja gęstości
• Opakowania bez ołowiu/zgodne z RoHS
• Pamięć wbudowana i rozproszona
• Do 27,6 Kbits sysMEMTM Embedded Block RAM
• Do 7,7 Kbitów rozproszonej pamięci RAM
• Dedykowana logika sterowania FIFO
• Elastyczny bufor I/O
• Programowalny buffer sysIOTM obsługuje szeroki zakres interfejsów:
• LVCMOS 3.3/ 2.5/ 1.8/ 1.5/ 1.2
️ • LVTTL
¢ • PCI
W przypadku, gdy systemy LVDS, Bus-LVDS, LVPECL, RSDS nie spełniają wymogów określonych w załączniku I do niniejszego rozporządzenia.
• PLL sysCLOCKTM
• Do dwóch analogowych PLL na urządzenie
• Zmiana fazy, podział i mnożenie zegara
• Wsparcie na poziomie systemu
• Standardy IEEE 1149.1 Skanowanie graniczne
• Wbudowany oscylator
• Urządzenia działają z zasilaczem 3,3 V, 2,5 V, 1,8 V lub 1,2 V
• programowanie wewnątrz systemu zgodne z normą IEEE 1532

 
OpisLCMXO256C-3TN100C

MachXO jest zoptymalizowany w celu spełnienia wymagań zastosowań tradycyjnie obsługiwanych przez CPLD i nisko
FPGAs: logika kleju, mosty autobusowe, interfejsy autobusowe, sterowanie zasilanie i logika sterowania.
połączyć najlepsze cechy urządzeń CPLD i FPGA na jednym chipie.

Klasyfikacje środowiskowe i eksportoweLCMXO256C-3TN100C