LCMXO2-1200UHC-4FTG256I Pole programowalne granice Array (FPGA) IC 79 65536 1280

CechyLCMXO2-1200UHC-4FTG256I

Administrator:
• Pamięć flash użytkownika na chipie
• Do 256 kbits pamięci flash użytkownika
• 100 000 cykli pisania
• Dostępne za pośrednictwem interfejsów WISHBONE, SPI, I2C i JTAG
• Może być używany jako procesor PROM lub pamięć flash
• Synchroniczne wprowadzenie/wyjście z źródła z wstępnym zaprojektowaniem
• Rejestry DDR w komórkach I/O
• Dedykowana logika biegów
• 7:1 Przystosowanie do I/O wyświetlacza
• DDR ogólny, DDRX2, DDRX4
• Dedykowana pamięć DDR/DDR2/LPDDR z obsługą DQS
• Wysokiej wydajności, elastyczny bufor I/O
• Programowalny buffer sysIOTM obsługuje szeroki zakres interfejsów:
¢ LVCMOS 3.3/2.5/1.8/1.5/1.2
¢ LVTTL
¢ PCI
W odniesieniu do systemów LVDS, bus-LVDS, MLVDS, RSDS, LVPECL
¢ SSTL 25/18
HSTL 18
Wprowadzanie sygnału Schmitta, histereza do 0,5 V
• W/O obsługują gorące gniazda
• Zakończenie różnicowe na układzie
• programowalny tryb pociągania do góry lub do dołu
• Elastyczny układ zegarowy na chipie
• Osiem głównych zegarków
• Do dwóch zegarków krawędzi dla interfejsów I/O dużych prędkości (tylko na górnej i dolnej stronie)
• Do dwóch analogowych PLL na urządzenie z syntezą częstotliwości n
– Wide input frequency range (7 MHz to 400 MHz)
• Niezmienny, nieskończenie rekonfiguracyjny
• Natychmiastowe włączanie
• Jednoczesne bezpieczne rozwiązanie
• Możliwość programowania za pomocą JTAG, SPI lub I2C
• Wspiera programowanie w tle pamięci niezmiennej
• Opcjonalne podwójne uruchomienie z zewnętrzną pamięcią SPI
• Rekonfiguracja TransFRTM
• Aktualizacja logiki w terenie podczas pracy systemu

ZastosowanieLCMXO2-1200UHC-4FTG256I

Urządzenia MachXO2 są zaprojektowane na niestabilnym procesie 65 nm niskiej mocy.Architektura urządzenia ma kilka cech, takich jak programowalne różnicowe wprowadzania/wyprowadzania w niskich przechylach i możliwość wyłączenia banków wprowadzania/wyprowadzania, na układzie PLL i oscylatorów dynamicznie.

Klasyfikacje środowiskowe i eksportoweLCMXO2-1200UHC-4FTG256I