5M570ZF256C5N IC CPLD 440MC 9NS 256FBGA 9 ns 1,71V ~ 1,89V I/O 159
| TYPU | Opis |
| Kategoria | Obwody zintegrowane |
| Wbudowane | |
| CPLD (złożone programowalne urządzenia logiczne) | |
| Producent | Informacje |
| Zestaw | MAX® V |
| Opakowanie | Płytka |
| Rodzaj programowalny | W systemie programowalnym |
| Czas opóźnienia tpd(1) Maks. | 9 ns |
| Zasilanie napięciem - wewnętrzne | 1.71V ~ 1.89V |
| Liczba elementów/bloków logicznych | 570 |
| Liczba makrocylli | 440 |
| Liczba I/O | 159 |
| Temperatura pracy | 0°C ~ 85°C (TJ) |
| Rodzaj montażu | Powierzchnia |
| Opakowanie / Pudełko | 256-LBGA |
| Zestaw urządzeń dostawcy | 256-FBGA (17x17) |
| Numer produktu podstawowego | 5M570Z |
Funkcje5M570ZF256C5N
Urządzenia MAX V zawierają dwuwymiarową architekturę opartą na wierszach i kolumnach do
wdrożyć niestandardową logikę.
pomiędzy blokami taboru logicznego (LAB).
Każde LAB w tablicy logicznej zawiera 10 elementów logicznych (LE).
W celu zapewnienia efektywnej realizacji funkcji logiki użytkownika LAB są grupowane w następujące grupy:
Większość z nich jest zintegrowana z systemem MultiTrack, który umożliwia szybkie
W związku z tym, że systemy zlokalizowane w poszczególnych obszarach nie są równoważne w zakresie czasu, w przypadku których istnieją różnice w czasie pomiędzy LAB, możliwe jest, aby systemy zlokalizowane w poszczególnych obszarach były równoważne w czasie pomiędzy LAB.
Minimalne opóźnienie czasowe dla dodatkowych poziomów logiki w porównaniu z globalnie przeprowadzonym połączeniem
struktury.
Elementy I/O (IOE) znajdujące się po wierszach i kolumnach LAB wokół
Każdy IOE zawiera dwukierunkowy
Puffer z kilkoma zaawansowanymi funkcjami. Piny I/O obsługują wejścia Schmitta.
i różnych standardach jednoosobowych, takich jak 33-MHz, 32-bitowy PCITM i LVTTL.
Klasyfikacje środowiskowe i eksportowe5M570ZF256C5N
| Atrybut | Opis |
| Status RoHS | Zgodność z RoHS |
| Poziom wrażliwości na wilgoć (MSL) | 3 (168 godzin) |
| Status REACH | REACH Nie ma wpływu |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
![]()