LCMXO2-1200HC-4TG100C Pole programowalna brama Array IC 79 65536 1280 100-LQFP
TYPU | Opis |
Kategoria | Obwody zintegrowane |
Wbudowane | |
FPGA (Field Programmable Gate Array) | |
Mfr | Lattice Semiconductor Corporation |
Zestaw | MachXO2 |
Opakowanie | Płytka |
Liczba LAB/CLB | 160 |
Liczba elementów logicznych/komórek | 1280 |
Łączna ilość bitów pamięci RAM | 65536 |
Liczba I/O | 79 |
Napięcie - zasilanie | 20,375 V ~ 3,465 V |
Rodzaj montażu | Powierzchnia |
Temperatura pracy | 0°C ~ 85°C (TJ) |
Opakowanie / Pudełko | 100-LQFP |
Zestaw urządzeń dostawcy | 100-TQFP (14x14) |
Numer produktu podstawowego | LCMXO2-1200 |
CechyLCMXO2-1200HC-4TG100C
• Elastyczna architektura logiczna
• Sześć urządzeń z 256 do 6864 LUT4 i 18 do 334 I/O
• Urządzenia o bardzo niskiej mocy
• zaawansowany proces 65 nm niskiej mocy
• Moc w stanie gotowości wynosi 22 μW
• Programowalne różnicowe wprowadzenia/wyjścia o niskim zakręcie
• Tryb gotowości i inne opcje oszczędności energii
• Pamięć wbudowana i rozproszona
• Do 240 kbits sysMEMTM Embedded Block RAM
• Do 54 kbits Rozproszona pamięć RAM
• Dedykowana logika sterowania FIFO
• Pamięć flash użytkownika na chipie
• Do 256 kbits pamięci flash użytkownika
• 100 000 cykli pisania
• Dostępne za pośrednictwem interfejsów WISHBONE, SPI, I2C i JTAG
• Może być używany jako procesor PROM lub pamięć flash
• Synchroniczne wprowadzenie/wyjście z źródła z wstępnym zaprojektowaniem
• Rejestry DDR w komórkach I/O
• Dedykowana logika biegów
• 7:1 Przystosowanie do I/O wyświetlacza
• DDR ogólny, DDRX2, DDRX4
• Dedykowana pamięć DDR/DDR2/LPDDR z obsługą DQS
• Wysokiej wydajności, elastyczny bufor I/O
• Programowalny buffer sysIOTM obsługuje szeroki zakres interfejsów:
¢ LVCMOS 3.3/2.5/1.8/1.5/1.2
¢ LVTTL
¢ PCI
W odniesieniu do systemów LVDS, bus-LVDS, MLVDS, RSDS, LVPECL
¢ SSTL 25/18
HSTL 18
Wprowadzanie sygnału Schmitta, histereza do 0,5 V
• W/O obsługują gorące gniazda
• Zakończenie różnicowe na układzie
• programowalny tryb pociągania do góry lub do dołu
• Elastyczny układ zegarowy na chipie
• Osiem głównych zegarków
• Do dwóch zegarków krawędzi dla interfejsów I/O dużych prędkości (tylko na górnej i dolnej stronie)
• Do dwóch analogowych PLL na urządzenie z syntezą częstotliwości n
– Wide input frequency range (7 MHz to 400 MHz)
• Niezmienny, nieskończenie rekonfiguracyjny
• Natychmiastowe włączanie
• Jednoczesne bezpieczne rozwiązanie
• Możliwość programowania za pomocą JTAG, SPI lub I2C
• Wspiera programowanie w tle pamięci niezmiennej
• Opcjonalne podwójne uruchomienie z zewnętrzną pamięcią SPI
• Rekonfiguracja TransFRTM
• Aktualizacja logiki w terenie podczas pracy systemu
• Zwiększone wsparcie na poziomie systemu
• Funkcje wytrzymałe na chipie: SPI, I2C, timer/licznik
• Oscylator na chipie o dokładności 5,5%
• Unikalny identyfikator TraceID do śledzenia systemu
• Tryb programowania jednorazowego (OTP)
• Jednorzędne źródło zasilania z rozszerzonym zasięgiem pracy
• Skanowanie granic w standardzie IEEE 1149.1
• programowanie wewnątrz systemu zgodne z normą IEEE 1532
• Szeroki wybór pakietów
• opcje pakietów TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opcje pakietów małych odcisków
️ Tak małe jak 2,5 mm x 2,5 mm
• Wspierana migracja gęstości
• zaawansowane opakowania bez halogenów
Klasyfikacje środowiskowe i eksportoweLCMXO2-1200HC-4TG100C
Atrybut | Opis |
Status RoHS | Zgodność z ROHS3 |
Poziom wrażliwości na wilgoć (MSL) | 3 (168 godzin) |
Status REACH | REACH Nie ma wpływu |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |